隨著晶體管尺寸收縮腳步的放緩，以及各界對高性能 PC 需求的增長，近來人們對先進(jìn)芯片解決方案的興趣也越來越大。
新方案的特點(diǎn)是在尺寸上大于光刻機(jī)的標(biāo)線片，即面積大于可生產(chǎn)單個(gè)芯片的最大尺寸。
此前，我已經(jīng)在 Cerebras 上見到過超大規(guī)模的 1.2 萬億晶圓級晶體管制造方案。現(xiàn)在看來，臺積電和博通也有類似的想法。
【來自：TSMC】
本周，臺積電和博通宣布了面向晶圓上晶片封裝（CoWos）應(yīng)用的超大型中介層計(jì)劃，印證了外界對于兩家公司一直在考慮超大型芯片的想法。
擬議的 1700m㎡ 中介層，是臺積電 858m㎡ 掩模版極限的兩倍 。雖然該公司無法一次性生產(chǎn)初這么大的單個(gè)中介層（受光罩限制），但實(shí)際生產(chǎn)種可將多個(gè)中介層縫合到一起。
在將它們彼此相鄰地構(gòu)建在單個(gè)晶片上之后再進(jìn)行連接，從而再不超出標(biāo)線限制的同時(shí)，發(fā)揮出超大型中介層的最大優(yōu)勢。
初期，CoWoS 新平臺將用于博通面向 HPC 市場的新處理器，并基于臺積電的 5nm EVU 工藝制造。
這款系統(tǒng)級封裝產(chǎn)品具有“多個(gè)”SoC 芯片和六組 HMB2（第二代高帶寬緩存）堆棧，總?cè)萘繛?96GB 。
博通在新聞稿中稱，該芯片總帶寬可達(dá) 2.7 TB/s，與三星最新的 HBM2E 芯片可提供的帶寬一致。
通過使用掩模拼接技術(shù)使 SiP 的尺寸增加一倍，臺積電及其合作伙伴能夠在計(jì)算密集型工作負(fù)載中投入大量的晶體管。對于近來高速發(fā)展的 HPC 和 AI 應(yīng)用而言，這一點(diǎn)顯得尤為重要。
需要指出的是，臺積電將繼續(xù)完善其 CoWoS 技術(shù)，預(yù)計(jì)未來還有大于 1700 m㎡ 的 SIP 出現(xiàn)。
